Desain Timing Generator Sederhana Pada CCD Linier Menggunakan Modul FPGA (Simple Timing Generator Design For Linear CCD Using FPGA Module)

A. Hadi Syafrudin (2017) Desain Timing Generator Sederhana Pada CCD Linier Menggunakan Modul FPGA (Simple Timing Generator Design For Linear CCD Using FPGA Module). Prosiding SIPTEKGAN XXI-2017 Seminar Nasional Iptek Penerbangan & Antariksa XXI Tahun 2017. pp. 198-205. ISSN 978-602-71833-3-9

[img]
Preview
Text
Prosiding_A. Hadi Syafrudin_Pusteksat_ 2017.pdf

Download (860kB) | Preview

Abstract

CCD linier secara umum digunakan sebagai sensor imager untuk satelit remote sensing. Pembuatan imager dari CCD membutuhkan komponen yang cepat dan berjalan paralel. Salah satu komponen yang sering digunakan adalah FPGA yang berfungsi mensinkronisasi berbagai komponen pendukung sampai dikeluarkannya sinyal video analog dan digitasi dengan analog digital converter. Proses sinkronisasi ini umumnya berupa timing generator yang spesifik dirancang sesuai dengan komponen yang digunakan. Untuk menyederhanakan pemrograman FPGA maka digunakan analisa timing diagram dari masing masing komponen dan dibuat tabel keluaran pada tiap fase konter FPGA. Cara ini sederhana dari segi pemrograman tetapi diperlukan analisa manual untuk membuat tabel keluaran dari timing generator. Pada penelitian ini akan dibahas proses desain timing generator, tabel keluaran sinyal per fase konter, hasil berupa sinyal analog dan hasil gambar dari CCD linier. Dengan cara sederhana tersebut telah berhasil dibuat timing generator yang handal untuk menghasilkan gambar.

Item Type: Article
Uncontrolled Keywords: Timing Generator, CCD Linier ,FPGA. Abstra
Subjects: Teknologi Penerbangan > Penguasaan, Pengembangan dan Perekayasaan > Teknologi Satelit
Divisions: Deputi Teknologi Penerbangan Dan Antariksa > Pusat Teknologi Satelit
Depositing User: Een Rohaeni
Date Deposited: 22 Feb 2021 02:28
Last Modified: 24 Feb 2021 14:56
URI: http://repositori.lapan.go.id/id/eprint/269

Actions (login required)

View Item View Item